Application of Description Models Based on the International Standard Language VHDL-AMS to Digital Validation
国際標準言語VHDL-AMSによるモデル記述のデジタル認証への活用
- Delivery
- Available on this site
- Format
- Price
- Non-members (tax incl.):¥1,100 Members (tax incl.):¥880
- Publication code
- 20265072
- Paper/Info type
- Proceedings (Spring)
No.17-26
- Pages
- 1-5(Total 5 p)
- Date of publication
- May 2026
- Publisher
- JSAE
- Language
- Japanese
- Event
- 2026 JSAE Annual Congress (Spring)
Detailed Information
| Author(J) | 1) 加藤 利次, 2) 辻 公壽, 3) 齋藤 恒洋, 4) 岡村 昌浩 |
|---|---|
| Author(E) | 1) Toshiji Kato, 2) Kimitoshi Tsuji, 3) Tsunehiro Saito, 4) Masahiro Okamura |
| Affiliation(J) | 1) 同志社大学, 2) デジタルツインズ, 3) AGC, 4) JSOL |
| Affiliation(E) | 1) Doshisha University, 2) Digital Twins, 3) AGC, 4) JSOL |
| Abstract(J) | ディジタル認証に用いるVHDL-AMSによるモデル記述について紹介概説する. Translation |
| Abstract(E) | This paper introduces and provides an overview of model descriptions using VHDL-AMS for digital validation. |